PAT-NO:

JP02001127179A

DOCUMENT-IDENTIFIER: JP 2001127179 A

TITLE:

SEMICONDUCTOR DEVICE, NON-VOLATILE

RANDOM ACCESS MEMORY,

FLOATING GATE MEMORY CELL SEMICONDUCTOR

MEMORY ARRAY, AND

METHOD OF FORMING THE SAME

PUBN-DATE:

May 11, 2001

INVENTOR-INFORMATION:

COUNTRY NAME

JOHNSON, JEFFREY B N/A N/A LAM, CHUNG H LEE, DANA N/A MARTIN, DALE W N/ARANKIN, JED H N/A

ASSIGNEE-INFORMATION:

COUNTRY NAME

N/A SILICON STORAGE TECHNOLOGY INC

APPL-NO: JP2000289165

September 22, 2000 APPL-DATE:

PRIORITY-DATA: 1999401622 (September 22, 1999)

INT-CL (IPC): H01L021/8247, H01L027/115, H01L029/788,

H01L029/792

# ABSTRACT:

PROBLEM TO BE SOLVED: To provide a self-aligning method for forming a semiconductor memory array composed of floating gate memory cells on a semiconductor substrate.

10/13/2004, EAST Version: 1.4.1

separate from each other are formed on a semiconductor substrate. An active region provided between the adjacent isolation regions and the isolation regions are extended in parallel in the direction of rows. Silicon nitride bands are formed separated from each other in the direction of columns. A source line plug is

SOLUTION: Isolation regions substantially in parallel and

provided between the adjacent silicon nitride bands. The source line plug is

brought into contact with a first region and an isolation region in an active

region. The silicon nitride bands and furthermore material under the silicon

nitride bands are removed by anisotropic etching. A polysilicon spacer serving

as a control gate is formed in parallel with the source line plug in the

direction of columns so as to be adjacent to the floating gate. A second

region is formed between the adjacent control gates. Bit lines are formed so

as to be connected to the second region.

COPYRIGHT: (C) 2001, JPO

DERWENT-ACC-NO:

2001-246962

DERWENT-WEEK:

200323

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE:

Non-volatile random access memory cell

for memory array,

has polysilicon floating gates,

insulator on first

floating gate, self-aligned contact

between floating

gates, dielectric material, and

polysilicon word line

spacer

INVENTOR: JOHNSON, J B; LAM, C H; LEE, D; MARTIN, D W; RANKIN, J H

PATENT-ASSIGNEE: SILICON STORAGE TECHNOLOGY INC[SILIN] , INT BUSINESS

MACHINES CORP[IBMC], JOHNSON J B[JOHNI], LAM C H[LAMCI], LEE D[LEEDI],

MARTIN D W [MARTI], RANKIN J H [RANKI],

PRIORITY-DATA: 1999US-0401622 (September 22, 1999)

PATENT-FAMILY:

PUB-NO	PUB-DATE	LANGUAGE
PAGES MA	IN-IPC	
US 6525371 B2	February 25, 2003	N/A
000 но	1L 029/788	
EP 1087443 A2	March 28, 2001	E
030 но	1L 027/115	
JP 2001127179 A	May 11, 2001	N/A
017 H0	1L 021/8247	
KR 2001030468 A	April 16, 2001	N/A
000		
US 20020109179 A1	August 15, 2002	N/A
000 но	1L 027/115	
TW 488069 A	May 21, 2002	N/A
000 но	1L 029/76	

H01L 027/11

DESIGNATED-STATES: AL AT BE CH CY DE DK ES FI FR GB GR IE IT LI LT LU LV MC MK NL PT RO SE SI

# APPLICATION-DATA:

PUB-NO	APPL-DESCRIPTOR	APPL-NO
APPL-DATE		
US 6525371B2	N/A	1999US-0401622
September 22,	1999	
EP 1087443A2	N/A	2000EP-0308265
September 21,	2000	
JP2001127179A	N/A	2000JP-0289165
September 22,	2000	
KR2001030468A	N/A	2000KR-0055720
September 22,	2000	
US20020109179A1	N/A	1999US-0401622
September 22,	1999	
TW 488069A	N/A	2000TW-0119516
December 6, 20	000	

INT-CL (IPC): H01L021/8247, H01L027/11 , H01L027/115 ,
H01L029/76 ,
H01L029/788 , H01L029/792

ABSTRACTED-PUB-NO: EP 1087443A

# BASIC-ABSTRACT:

NOVELTY - A non-volatile random access memory cell has two polysilicon floating gates, with three sides, and a sharp tip; an insulator on parts of the first floating gate; a self-aligned contact between the two floating gates; a dielectric material on other parts of the first floating gate; and a polysilicon word line spacer on one side of the insulator and over the dielectric material.

DETAILED DESCRIPTION - A non-volatile RAM cell comprises first and second polysilicon floating gates, having a first side, a top side, a second side and a sharp tip formed at a junction of the top side and the second side; an insulator on part of the top side and on the first side of

the first floating gate; a self-aligned contact between the first and second floating gates; a dielectric material on another part of the top side, on the sharp tip, and on the second side of the first floating gate; and a polysilicon word line spacer on one side of the insulator and over the dielectric material. INDEPENDENT CLAIMS are also included for:

(A) a self-aligned method of forming a semiconductor memory

array of floating gate memory cells in a semiconductor substrate comprising (a) forming spaced apart isolation regions (20) on the substrate; (b) forming spaced apart masking regions of a masking material; (c) forming spaced apart first spacers of an insulating material; (d) etching between pairs of adjacent first spacers in the first region (30); (e) forming the first terminal in the substrate in each of the active regions between pairs of adjacent first spacers in the first region; (f) forming a conductor in the second direction between each pair of spaced apart first spacers electrically connected to the first terminal in the substrate; (g) removing the masking material resulting in structures parallel to one another in the second direction; (h) forming an insulating film about each of the structures; (i) forming spaced second spacers of a polysilicon material; (j) etching between pairs of adjacent second spacers in the second region; (k) forming the second terminal in the substrate in each of the active regions between pairs of adjacent second spacers in the second region; and (1) forming a conductor in a first direction, parallel to an active region, electrically connected to the second terminal in the

(B) a semiconductor memory array of floating gate memory cells in a

substrate;

semiconductor substrate comprising a semiconductor substrate; spaced apart spacers of an electrically conductive material insulated from the substrate; spaced apart first electrical conductors parallel to one

spaced apart first electrical conductors parallel to one another in the second

direction; and spaced apart second electrical conductors parallel to one

another in the first direction; and

(C) a semiconductor device in a semiconductor substrate, having an array of identical circuits, as above, where each array has a first terminal and a second terminal in an active region.

USE - For a semiconductor memory array for a semiconductor device.

ADVANTAGE - The invention provides precise alignment of the source, drain, control gate, and floating gate.

DESCRIPTION OF DRAWING(S) - The drawing shows a top view showing the interconnection of row lines and bit lines to terminals in active regions in the formation of the non-volatile memory array of floating memory cells of the split gate type.

isolation regions 20

first region 30

bitline 46

ABSTRACTED-PUB-NO: US20020109179A

## EQUIVALENT-ABSTRACTS:

NOVELTY - A non-volatile random access memory cell has two polysilicon floating gates, with three sides, and a sharp tip; an insulator on parts of the first floating gate; a self-aligned contact between the two floating gates; a dielectric material on other parts of the first floating

gate; and a polysilicon word line spacer on one side of the insulator and over the dielectric material.

DETAILED DESCRIPTION - A non-volatile RAM cell comprises first and second polysilicon floating gates, having a first side, a top side, a second side and a sharp tip formed at a junction of the top side and the second side; an insulator on part of the top side and on the first side of the first floating gate; a self-aligned contact between the first and second floating gates; a dielectric material on another part of the top side, on the sharp tip, and on the second side of the first floating gate; and a polysilicon word line spacer on one side of the insulator and over the dielectric material. INDEPENDENT CLAIMS are also included for:

(A) a self-aligned method of forming a semiconductor memory array of floating gate memory cells in a semiconductor substrate comprising (a) forming spaced apart isolation regions (20) on the substrate; (b) forming spaced apart masking regions of a masking material; (c) forming spaced apart first spacers of an insulating material; (d) etching between pairs of adjacent first spacers in the first region (30); (e) forming the first terminal in the substrate in each of the active regions between pairs of adjacent first spacers in the first region; (f) forming a conductor in the second direction between each pair of spaced apart first spacers electrically connected to the first terminal in the substrate; (g) removing the masking material resulting in structures parallel to one another in the second direction; (h) forming an insulating film about

each of the structures; (i) forming spaced second spacers of

material; (j) etching between pairs of adjacent second

a polysilicon

spacers in the second region; (k) forming the second terminal in the substrate in each of the active regions between pairs of adjacent second spacers in the second region; and (1) forming a conductor in a first direction, parallel to an active region, electrically connected to the second terminal in the substrate;

(B) a semiconductor memory array of floating gate memory cells in a semiconductor substrate comprising a semiconductor substrate; spaced apart spacers of an electrically conductive material insulated from the substrate; spaced apart first electrical conductors parallel to one another in the second direction; and spaced apart second electrical conductors parallel to one another in the first direction; and

(C) a semiconductor device in a semiconductor substrate, having an array of identical circuits, as above, where each array has a first terminal and a second terminal in an active region.

USE - For a semiconductor memory array for a semiconductor device.

ADVANTAGE - The invention provides precise alignment of the source, drain, control gate, and floating gate.

DESCRIPTION OF DRAWING(S) - The drawing shows a top view showing the interconnection of row lines and bit lines to terminals in active regions in the formation of the non-volatile memory array of floating memory cells of the split gate type.

isolation regions 20

first region 30

bitline 46

CHOSEN-DRAWING: Dwg.38J/38

TITLE-TERMS: NON VOLATILE RANDOM ACCESS MEMORY CELL MEMORY

ARRAY FLOAT GATE

INSULATE FIRST FLOAT GATE SELF ALIGN CONTACT

FLOAT GATE DIELECTRIC

MATERIAL WORD LINE SPACE

DERWENT-CLASS: L03 U11 U12 U13 U14

CPI-CODES: L03-G04A; L04-C06; L04-C10B; L04-C12C; L04-C14;

EPI-CODES: U11-C05D4; U11-C05E3; U11-C05F1; U11-C07D2;

U11-C18B5; U12-D02A1;

U12-Q; U13-C04B2; U14-A03B7; U14-C01;

SECONDARY-ACC-NO:

CPI Secondary Accession Numbers: C2001-074440 Non-CPI Secondary Accession Numbers: N2001-175915

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-127179 (P2001-127179A)

(43)公開日 平成13年5月11日(2001.5.11)

(51) Int.CL7		識別記号	ΡI			テーマコード( <del>多考</del> )
H01L	21/8247		H01L	27/10	434	
	27/115			29/78	371	
	29/788					
	29/792					

#### 審査請求 未請求 請求項の数21 OL (全 17 頁)

(21)出顧番号	特顧2000-289165(P2000-289165)	(71)出題人	500147506
		·	シリコン ストーリッジ テクノロージー
(22)出顧日	平成12年9月22日(2000.9.22)		インコーボレイテッド
			SILICON STORAGE TEC
(31)優先権主張番号	09/401622		HNOLOGY, INC.
(32)優先日	平成11年9月22日(1999.9.22)		アメリカ合衆国 94086 カリフォルニア
(33)優先權主張国	米国 (US)		州 サニーヴェイル ソノラ コート
			1171
		(74)代理人	100083806
			弁理士 三好 秀和 (外1名)


最終頁に続く

(54) 【発明の名称】 半導体装置、不揮発性ランダムアクセスメモリセル、フローティングゲートメモリセルの半導体 メモリアレイ、及び、このアレイを形成する方法

### (57)【要約】

【課題】 複数のフローティングゲートメモリセルからなる半導体メモリアレイを半導体基板に形成するための自己整合方法を提供する。

【解決手段】 実質的に互いに平行な複数の間隔を置いた分離領域を半導体基板に形成する。 隣接する分離領域間に設けられる活性領域および分離領域は、互いに平行に列方向に延びる。 行方向に間隔を置いて窒化シリコン帯を形成し、 隣接する窒化シリコン帯間にソースラインプラグを形成する。 このソースラインプラグは、活性領域内の第1領域と分離領域とに接触する。 窒化シリコン帯、さらに窒化シリコン帯下方の材料も異方性エッチングにより除去する。 ソースラインプラグに平行に行方向に、フローティングゲートに隣接して、制御ゲートとなるポリシリコンスペーサを形成する。 隣接する制御ゲート間に第2領域を形成する。 ビットラインを形成して第2領域に接続する。



#### 【特許請求の範囲】

【請求項1】 第1側部と、上部と、第2側部と、前記 上部と前記第2側部とが形成する鋭い先端とを有する第 1ポリシリコンフローティングゲートと、第2ポリシリ コンフローティングゲートと、

1

前記第1フローティングゲートの前記上部の一部と前記 第1個部との上に形成した絶縁体と、

前記第1フローティングゲートと前記第2フローティングゲートとの間に形成した自己整合コンタクトと、

前記第1フローティングゲートの前記上部の他の部分と 10 前記鋭い先端と前記第2側部との上に形成した誘電材料 と

前記絶縁体の一側と前記誘電材料上とに形成したポリシ リコンワードラインスペーサとを備えることを特徴とす る不揮発性ランダムアクセスメモリ(RAM)セル。

【請求項2】 前記絶縁体が酸化物からなることを特徴 とする請求項1記載の不揮発性RAMセル。

【請求項3】 前記自己整合コンタクトがポリシリコンからなることを特徴とする請求項1記載の不揮発性RA Mセル。

【請求項4】 ソース領域と複数のビットライン/ドレイン領域とを有するシリコン基板をさらに備えることを特徴とする請求項1記載の不揮発性RAMセル。

【請求項5】 前記第1フローティングゲートの一部を前記ソース領域上に形成し、前記第1フローティングゲートの一部を1つの前記ビットライン/ドレイン領域上に形成したことを特徴とする請求項4記載の不揮発性RAMセル。

【請求項6】 前記第2フローティングゲートの一部を 前記ソース領域上に形成し、前記第2フローティングゲ 30 ートの一部を他の1つの前記ピットライン/ドレイン領 域上に形成したことを特徴とする請求項5記載の不揮発 性RAMセル。

【請求項7】 前記第2フローティングゲートが第1側 部と、第2側部と、上部と、前記上部と前記第2側部と が形成する鋭い先端とを有し、前記セルが、

前記第2フローティングゲートの前記上部の一部と前記 第1側部との上に形成した絶縁体と、

前記第2フローティングゲートの前記上部の他の部分と 前記鋭い先端と前記第2側部との上に形成した誘電材料 40 と、

前記絶縁体の一側と前記誘電材料上とに形成したポリシ リコンワードラインスペーサとをさらに備えることを特 徴とする請求項1記載の不揮発性RAMセル。

【請求項8】 各々がフローティングゲートと第1端子と該第1端子との間にチャネル領域を有する第2端子と制御ゲートとを有する複数のフローティングゲートメモリセルの半導体メモリアレイを半導体基板に形成する自己整合方法において、

a) 前記基板上に実質的に互いに平行な複数の分離領域 50 数の活性領域と、各ペアの前記活性領域間に存在する分

を間隔を置いて第1方向に形成し、隣接する前記分離領域間に活性領域を存在させ、前記活性領域が前記半導体基板上の第1絶縁材料層と該第1絶縁材料層上の第1ポリシリコン材料層とからなり、

- b) 前記活性領域および分離領域上にマスク材料からなる実質的に互いに平行な複数のマスク領域を間隔を置いて第2方向に形成し、前記第2方向が前記第1方向に実質的に直交し、
- c) 実質的に互いに平行な複数の絶縁材料製第1スペーサを間隔を置いて前記第2方向に形成し、各前記第1スペーサが前記マスク領域の1つに隣接して連続し、隣接する前記第1スペーサ間に第1領域を存在させ、各前記第1スペーサが複数の交互する前記活性領域および絶縁領域と交差し、
- d) 前記第1領域における隣接する前記第1スペーサ間 をエッチングし、
- e) 隣接する前記第1スペーサ間の活性領域において前 記基板の第1領域に前記第1端子を形成し、
- f) 隣接する前記第1スペーサ間において、前記基板内 20 の前記第1端子に電気的に接続する導体を前記第2方向 に形成し、
  - g) 前記マスク材料を除去することにより、実質的に互いに平行な複数の構造を前記第2方向に形成し、
  - h)前記構造の各々に対して絶縁膜を形成し、
  - i)実質的に互いに平行な複数のポリシリコン材料製第 2スペーサを間隔を置いて前記第2方向に形成し、各前 記第2スペーサが前記構造の1つに隣接して連続し、隣 接する前記第2スペーサ間に第2領域を存在させ、各前 記第2スペーサが前記複数の交互する活性領域および分 離領域と交差し、各前記第2スペーサが前記第2方向の メモリセル用制御ゲートに電気的に接続し、
  - j)前記第2領域の隣接する第2スペーサ間をエッチングし、
  - k) 前記第2領域の隣接する第2スペーサ間において、 前記基板の各活性領域に前記第2端子を形成し、
  - 1) 前記活性領域に実質的に平行に前記第1方向に導体 を形成し、該導体を前記第2端子に電気的に接続する、 各段階を備えることを特徴とする前記自己整合方法。

【請求項9】 前記段階a)が、前記分離領域と前記第 1ポリシリコン材料層とを自己整合処理によって形成す ることを特徴とする請求項8記載の方法。

【請求項10】 前記段階a)が、前記分離領域と前記 第1ポリシリコン材料層とを非自己整合処理によって形 成することを特徴とする請求項8記載の方法。

【請求項11】 各々がフローティングゲートと第1端子と該第1端子との間にチャネル領域を有する第2端子と制御ゲートとを有する複数のフローティングゲートメモリセルの半導体メモリアレイにおいて、

間隔を置いて実質的に互いに平行に第1方向に延びる複数の活性領域と 冬ペアの前記活性領域間に存在する分

離領域と、を有する半導体基板と、

前記基板から絶縁され、間隔を置いて実質的に互いに平 行に前記第1方向とは実質的に直交する第2方向に延 び、交互する前記分離領域および活性領域と交差し、前 記活性領域においてメモリセル用制御ゲートに電気的に 接続する、複数の導電材料製スペーサと、

間隔を置いて実質的に互いに平行に前記第2方向に延 び、前記間隔を置いた活性領域に存在する複数のメモリ セル用第1端子への電気的コンタクトを形成する、複数 の第1導体と、

間隔を置いて実質的に互いに平行に前記第1方向に延 び、前記間隔を置いた活性領域に存在する複数のメモリ セル用第2端子への電気的コンタクトを形成し、前記基 板と前記第1導体とから絶縁された、複数の第2導体と を備えることを特徴とする前記メモリアレイ。

【請求項12】 前記複数の第1導体の各々が、前記第 2方向に連続し、前記メモリセルの隣接する第1端子間 において前記基板の分離領域に接続することを特徴とす る請求項11記載のメモリアレイ。

【請求項13】 前記間隔を置いた第2導体の各々が、 前記複数の第1導体から絶縁され、前記複数の第1導体 が前記基板と前記複数の第2導体との間にあることを特 徴とする請求項11記載のメモリアレイ。

【請求項14】 前記間隔を置いた複数のスペーサがペ アをなし、前記第1導体の1つが隣接する2ペアの前記 スペーサ間に存在し、前記第2導体の各々が前記スペー サの各ペア間において前記基板への電気的コンタクトを 形成することを特徴とする請求項11記載のメモリアレ

【請求項15】 間隔を置いて実質的に互いに平行に前 30 がある。 記第2方向に延び、各前記第1導体の両側に隣接する複 数の絶縁スペーサをさらに備えることを特徴とする請求 項14記載のメモリアレイ。

【請求項16】 各々が活性領域中に第1端子と第2端 子とを有する実質的に同一の回路からなるアレイを有す る半導体基板内の半導体装置において、前記アレイが、 前記半導体基板内において連続的に交互し互いに平行に 第1方向に延びる複数の帯状の分離領域および活性領域

間隔を置いて互いに平行に前記第1方向とは実質的に直 40 交する第2方向に延び、活性領域内の第1端子において 前記半導体基板に接続する、複数の第1導電帯と、

間隔を置いて互いに平行に前記第1方向に延び、前記複 数の第1導電帯から絶縁され、活性領域帯に実質的に平 行であり、活性領域内の第2端子に接続する、複数の第 2導電帯と、を備えることを特徴とする前記半導体装

【請求項17】 前記第1導電帯の各々が、前記第2方 向に延びて複数の活性領域と複数の分離領域とに交差し ながら前記半導体基板に接続することを特徴とする請求 50 【0007】本発明の目的は、自己整合技術を用いて製

項16記載の半導体装置。

【請求項18】 前記第1導電帯の各々が、絶縁体に隣 接したスペーサであることを特徴とする請求項16記載 の半導体装置。

【請求項19】 前記回路が分割ゲート/フローティン グゲート型不揮発性メモリセルであり、活性領域内の前 記第1端子と前記第2端子とがチャネル領域によって分 離されることを特徴とする請求項16記載の半導体装 置。

10 【請求項20】 前記第1導電帯の各々が、活性領域に おいて2つの隣接するメモリセルの第1領域に接続する ことを特徴とする請求項19記載の半導体装置。

【請求項21】 前記第2導電帯の各々が、活性領域に おいて2つの隣接するメモリセルの第2領域に接続する ことを特徴とする請求項19記載の半導体装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、自己整合を用いて 製造可能な不揮発性ランダムアクセスメモリセルとフロ 20 ーティングゲートメモリセルの半導体メモリアレイ、及 び、これらの製造方法に関する。さらに詳しくは、3重 に自己整合を用いる分割ゲート型不揮発性ランダムアク セスメモリ (NVRAM) セルに関する。

【従来の技術】フローティングゲートを用いて電荷を蓄 積する不揮発性半導体メモリセル、そのメモリセルを半 導体基板に形成したメモリアレイは、従来から良く知ら れている。フローティングゲートメモリセルには、代表 的に分割ゲート型、積重ねゲート型、これらの組合せ型

【0003】フローティングゲートメモリセルアレイの 製造における問題点の1つは、ソース、ドレイン、制御 ゲート、フローティングゲート等、様々な要素の整合で ある。半導体の集積度が増し、最大サイズ要素に対する リソグラフサイズが縮小するにつれ、精密整合はますま す重要となる。各要素の整合は、半導体製品の生産性に も影響する。

[0004]

【発明が解決しようとする課題】自己整合は、本技術分 野で良く知られている。自己整合とは、1つ以上の材料 を使用する工程において、各構成要素が互いに自動的に 整合するようにその工程を処理することを言う。

【0005】本発明は上記事情に鑑みてなされたもので あり、その目的とするところは、自己整合技術を用い、 フローティングゲートメモリセルの半導体メモリアレイ を製造する方法を提供することにある。

【0006】本発明の目的は、自己整合技術を用いて製 造可能な、フローティングゲートメモリセルの半導体メ モリアレイを提供することにある。

造可能な、不揮発性ランダムアクセスメモリセルを提供 することにある。

【0008】本発明の目的は、自己整合技術を用いて製 造可能な、不揮発性メモリセル等のアレイを有する半導 体装置を提供することにある。

#### [0009]

【課題を解決するための手段】従来の製造方法の問題点 にかんがみ、本発明は、フローティングゲートメモリセ ルからなる半導体メモリアレイの製造方法について開示 する。

【0010】また、本発明は、各々が鋭い先端と第1側 部と上部と第2側部とを有する複数のポリシリコンフロ ーティングゲートを含んだ不揮発性RAMセルについて 開示する。フローティングゲートの鋭い先端は、上部と 第2側部との接合部に形成する。各フローティングゲー トの上部の一部と第1個部とに絶縁体スペーサを形成す る。隣接するフローティングゲート間に、自己整合コン タクト(例えばポリシリコンソースラインコンタクトプ ラグ)を形成する。各フローティングゲートの上部の他 の部分と鋭い先端と第2個部とに誘電材料を形成する。 絶縁体スペーサの一側と誘電材料上に、ポリシリコンワ ードラインスペーサを形成する。

【0011】上記目的を達成するため、本発明は、分割 ゲート型フローティングゲートメモリセルからなる半導 体メモリアレイを形成するための自己整合方法を開示す ると共に、それら方法によって形成したメモリアレイを 開示する。本発明の自己整合方法において、各メモリセ ルは、第1端子と、この第1端子との間にチャネルを有 する第2端子と、フローティングゲートと、制御ゲート を間隔を置いて基板に形成する。これら分離領域は、第 1方向に実質的に互いに平行である。 隣接する分離領域 間には、活性領域が存在する。各活性領域は、半導体基 板上の第1絶縁層と、この第1絶縁層上の第1ポリシリ コン層とからなる。半導体基板上の第2方向に、マスク 材料からなる複数のマスク領域を間隔を置いて形成す る。これらマスク領域は、実質的に互いに平行であり、 交互に形成した複数の活性領域および分離領域と交差す る。第2方向は、第1方向に実質的に直交する。絶縁材 料性の複数の第1スペーサを、間隔を置いて実質的に互 40 いに平行に第2方向に形成する。各第1スペーサは、マ スク領域の1つに隣接して連続する。 隣接する第1スペ ーサ間には、第1領域が存在する。 各第1スペーサは、 交互に形成した複数の活性領域および絶縁領域と交差す る。第1領域において、隣接する第1スペーサ間をエッ チングする。第1領域内の隣接する第1スペーサ間にお いて、基板の活性領域に第1端子を形成する。隣接する 第1スペーサ間において、導体を第2方向に形成し、基 板の第1端子に電気的に接続する。

【0012】マスク材料を除去することにより、第2方 50 る。 ポリシリコンワードライン56は、誘電材料58の

向に実質的に互いに平行に延びる複数の分離構造を形成 する。各分離構造を覆って絶縁膜を形成する。複数のボ リシリコン材料製第2スペーサを、実質的に互いに平行 に第2方向に間隔を置いて形成する。各第2スペーサ は、分離構造の1つに隣接して連続する。 隣接する第2 スペーサ間には、第2領域が存在する。 各第2スペーサ は、交互に形成した複数の活性領域および分離領域と交 差する。各第2スペーサは、メモリセル用制御ゲートを 第2方向に電気的に接続する。第2領域において、隣接 10 する第2スペーサ間をエッチングする。隣接する第2ス ペーサ間の第2領域において、基板の各活性領域に第2 端子を形成する。最後に、活性領域に実質的に平行な導 体を第1方向に形成し、第1方向において第2端子に電 気的に接続する。

【0013】本発明の他の目的、利点、特徴は、好適実 施例に関する以下の詳細説明および図面において明らか にする。

#### [0014]

【実施例1】以下図面を参照して、実施例を説明する。 20 以下の図面の記載において、同一又は類似の部分には同 一又は類似の符号を付している。ただし、図面は模式的 なものであり、現実のものとは異なることに留意すべき である。また図面相互間においても互いの寸法の関係や 比率の異なる部分が含まれるのはもちろんである。

【0015】図1は、本発明の一実施例に基づく3重自 己整合NVRAMセルのセル構造を示す。この構造は、 ソース側注入要素の役割を果たすポリシリコンスペース ワードライン56と、誘電材料58で覆ったフローティ ングゲート54が作る鋭い先端52と、前記ワードライ とを有する。本発明の自己整合方法は、複数の分離領域 30 ンへの自己整合ポリシリコンソースラインコンタクト5 3とを有することを特徴とする。

> 【0016】図1から明らかなように、本発明の一実施 例に基づくNVRAMセルは、特徴的な構造を持つ。シ リコン基板50は、ドープしたソース領域60と、ドー プしたビットライン/ドレイン領域62と、ドープした ビットライン/ドレイン領域63とを有する。 第1ポリ シリコンフローティングゲート51と第2ポリシリコン フローティングゲート54は、基板50上に形成し、ソ ース領域60に部分的に重なる。 ポリシリコンソースラ インコンタクトプラグ53は、フローティングゲート5 1および54間にあり、これらフローティングゲートと

> 【0017】 フローティングゲート54は、上部と右側 部(図1において)とが接触する鋭い先端52を含む。 絶縁スペーサ55は、好ましくはTEOSを堆積して形 成し、フローティングゲート54とその左側部の上に設 ける。誘電材料58 (二酸化シリコン) は、フローティ ングゲート54の鋭い先端52と、その右側部と、基板 50からビットライン/ドレイン領域62の上とに延び

上に形成する。

【0018】フローティングゲート51は、上部と左側 部とが接触する鋭い先端52を含む。 絶縁スペーサ55 と、誘電材料58と、ポリシリコンワードライン56と は、フローティングゲート54のものと同様に形成す

【0019】図2~9は、本発明の一実施例に基づくN VRAMセルの各製造段階を示す。これら図において、 図(a)と(c)は分離領域に対応し、図(b)と (d)は活性領域に対応する。

【0020】図2 (a) と (b) において、シリコン基 板50を準備する。基板50上に酸化物層64を形成す る。酸化物層64上にポリシリコン層66を形成する。 ポリシリコン層66上に窒化物層68を形成する。 ポリ シリコン層66の好適な厚さは約500~700μであ り、酸化物層64の好適な厚さは90Åであり、窒化物 層68の好適な厚さは90Åである。

【0021】図2(c)において、分離領域の酸化物層 64とポリシリコン層66と窒化物層68と基板50の 一部とは、マスク(図示せず)を用いてエッチングし、 浅トレンチを形成する。 基板50の分離領域に酸化物層 70を堆積する。分離領域(図2(c))の酸化物層7 0の上と活性領域(図2(d))の窒化物層68の上部 に、窒化物をさらに追加する。

【0022】分離領域と活性領域との上に、溝を区画す るためのフローティングゲートマスク (図示せず)を設 ける。両領域の窒化物層68に溝(すなわちフローティ ングゲート溝) 72をエッチングする。このエッチング は、図3 (a) と (b) に示すように、分離領域におい ては酸化物層70で停止し、活性領域においてはポリシ 30 リコン層66で停止する。

【0023】図3 (c)と(d)において、分離領域お よび活性領域を含めた構造全体にテトラエチルオルソシ リケート (TEOS) 層74を堆積 (約2000~25 00Å) する。 図4 (a) と (b) において、このTE OS層74を異方性反応性イオンエッチングし、スペー サ76を形成する。スペーサ76は、図1のフローティ ングゲート51および54上に形成した絶縁スペーサ5 5に対応する。図4(c)と(d)において、活性領域 (図4(b))のポリシリコン層66をエッチング(好 40 適にはドライエッチング) する。このエッチングはポリ シリコン層66下の酸化物層64で停止する。

【0024】図5 (a) と (b) において、構造上に酸 化物層78を堆積する(約300Å)。図5(c)と (d) において、この酸化物層78をエッチングし、ス ペーサ76の側部のみに酸化物層78を残す。図6

(a)と(b)において、構造上にポリシリコン層53 aを堆積する(約3000Å)。図6(c)と(d)に おいて、ポリシリコン層53 aを研磨し平坦にする。ポ ンコンタクトプラグ53に対応する。

【0025】図7(a)と(b)において、窒化物層6 8を除去し、ポリシリコン層66と酸化物層70とを露 出させる。露出したポリシリコン層66は、コンタクト プラグ53あるいはTEOSスペーサ76に覆われてい ない。これを図7 (d) に示すようにエッチングする。 このエッチングは酸化物に対して選択的なため、TEO Sスペーサ76とプラグ53とはエッチング期間中マス クとして機能する。 構造上に酸化物 (図示せず) を堆積 10 し、好適には厚さ160人の酸化物層を形成する。図8 (a) と (b) において、構造上にポリシリコン層80 を堆積する(約2000Å)。図8(c)と(d)にお いて、ポリシリコン層80をエッチングし、図1に示す ポリシリコンワードラインスペーサ56を形成する。 最 後に図9 (a) と (b) において、イオン注入してビッ トライン/ドレイン領域62および63を形成する。 【0026】図10は、本発明に基づくNVRAMセル 製造方法を示すフローチャートである。理解を容易にす るため、このフローチャートは対応する図面番号を含 20 む。ステップS100において、シリコン基板50,酸 化物層64,ポリシリコン層66,窒化物層68を形成 する。分離領域において、ポリシリコン層66を基板5 0内までエッチングする。分離領域に酸化物層70と窒 化物を加え、活性領域に窒化物をさらに加える。ステッ プS104において、フローティングゲートマスクを用 いて領域72をエッチングする。このエッチングは、分 離領域においては酸化物層70で停止し、活性領域にお いてはポリシリコン層66で停止する。ステップS10 6において、構造上にTEOS層74を堆積する。ステ ップS108において、TEOS74を異方性反応性イ オンエッチングし、スペーサ76を形成する。このスペ ーサ76は、図1の絶縁スペーサ55に対応する。ステ ップS110において、活性領域のポリシリコン層66 をエッチングする。このエッチングは、酸化物層64で 停止する。

【0027】ステップS112において、図5(a)と (b) に示すように、構造上に酸化物層78を堆積す る。ステップS114において、酸化物層78をエッチ ングする。ステップS116において、図6(a)と (b) に示すように、ポリシリコン層53aを堆積す る。ステップS118 (図6 (c)と(d)) におい て、ポリシリコン層53aを研磨し平坦化する。ステッ プS120において、窒化物層68を除去することによ り、活性領域(図7(b))のポリシリコン層66を露 出させると共に、分離領域(図7(a))の酸化物層7 0を露出させる。ステップS122において、図7 (d) に示すように、露出したポリシリコン層66をエ ッチングする。ステップS124において、薄い酸化物 層とポリシリコン層80を堆積する。 ステップS126 リシリコン層53aは、図1のポリシリコンソースライ 50 において、ポリシリコン層80をエッチングし、ワード

10

10

ラインコンタクト56を形成する。前記酸化物層は、図 1の誘電材料58に対応する。最後にステップS128 において、ビットライン/ドレイン領域62および63 を注入する。

【0028】良く知られているように、ポリシリコンス ペーサの寸法および形状は、十分に制御することによ り、デバイスデザインルールおよび基本ルールを適切に 遵守せねばならない。平坦な浅トレンチ分離構造の形成 方法を以下に説明する。

【0029】ステップS126(図8(c)と(d)) においてポリシリコン層80をエッチングすると、得ら れるスペーサは丸みを帯びる。これらスペーサは、より 方形である方が有利である。図11(a)は、均一な寸 法を有するポリシリコンスペーサを製造するための一実 施例を示す。スペーサ形成用ポリシリコンフィルム33 0 (好ましくは200 nm) を心棒331上にコンフォ ーマルに堆積する。心棒331は、別のゲートまたは捨 て膜であっても良い。好適には20~40 nm厚の酸化 膜332をポリシリコン膜330上にコンフォーマルに 堆積する。図11(b)に示すように、異方性化学エッ 20 チングを行い、平坦上面340から酸化膜332を除去 し、ポリシリコン膜330の除去を開始する。この時の エッチング速度は、上面340上の酸化膜332がポリ シリコン膜330よりも遅く除去されるようにする。R I Eの場合、どのような膜でもその露出角部におけるエ ッチング速度が速まる。従ってスペーサ350は、ポリ シリコン330の角から突出し、図11(c)に示すよ うな垂直形状のポリシリコン330を形成する。図11 (a)~(c)の処理を使えば、方形のワードラインス ペーサ56を形成できる。

【0030】シリコン基板内のウエル領域のドーピング を説明する。特に、図3(c)と(d)に示す溝領域7 2へのソース領域注入を説明する。

【0031】図12は、本発明に基づく3重自己整合分 割ゲートNVRAMセルの各部を示す。基板の追加ドー ピングを説明する。当該セルおよびそのミラーセル用の フローティングゲート360をパターニングし形成す る。フローティングゲート360を介した注入により、 フローティングゲートウエル361を形成する。 当該セ ルおよびそのミラーセルのフローティングゲート360 は、フローティングゲート360を基板50までエッチ ングすることにより分離できる。ソース領域363は、 従来の方法によりフローティングゲートホール内への注 入により形成する。ポリシリコン362は、フローティ ングゲートホール (ソースプラグ) 内へ堆積し、フロー ティングゲート注入点を形成する。スクリーン酸化物 は、注入端およびワードラインチャネル上に成長させ る。ワードラインスペーサ366は、堆積しエッチング する。ビットライン接合365とビットラインハロー3

370がワードラインスペーサ366の下でビットライ ン/ドレイン接合365に隣接するように設定する。 【0032】この単一ウエル法を使って3重自己整合メ モリセルを形成する場合の利点は、処理コストが低く簡 単なことである。これは、メモリウエルマスクを省略で きるためである。また、注入端絶縁体への注入が不必要 であり、該注入端絶縁体へのフォトレジストの適用およ び除去が不必要であり、セルの信頼性が向上する。セル 寸法の変化に対するセル電気特性の感度を低めることに より、セルの生産性が向上する。

# [0033]

【実施例2】本発明の他の実施例を説明する。図13 (a)は、半導体基板10を示す上面図である。基板1 0は、第1絶縁層12を有する。この第1絶縁層12 は、基板10に堆積した二酸化シリコン等の絶縁材料か らなる。第1絶縁層12上に、第1ポリシリコン層14 を堆積する。半導体基板10は、好ましくはPタイプで あり、当業者に公知である。基板10上の第1絶縁層1 2は、酸化、堆積 (例えばCVD (化学蒸着))等の公 知技術によって形成した約80~90Åの二酸化シリコ ン層である。第1絶縁層12上の第1ポリシリコン層1 4は、低圧CVD (LPCVD)等の公知処理によって 約500~700人の厚さに堆積する。好ましくは50 OAの窒化シリコン層18をCVDによって堆積する。 窒化シリコン層18は、分離領域形成において活性領域 を区画するために使う。前記および後述の具体的寸法 は、デザインルールや処理技術世代に応じて変化する。 本明細書に記載の各寸法は、0.18ミクロン処理に好 適である。当業者には明らかなように、本発明は、特定 30 の処理技術世代や、ここに記載の特定のパラメータ値に 限定されない。

【0034】第1絶縁層12,第1ポリシリコン層1 4, 窒化シリコン層18を形成した後、適切なフォトレ ジスト19を窒化シリコン層18に塗布し、マスク処理 を行い、選択領域内の窒化シリコン層18と第1ポリシ リコン層14と第1絶縁層12とをエッチングする。フ ォトレジスト19を残した部分は、窒化シリコン層18 と第1ポリシリコン層14と第1絶縁層12とが残る。 フォトレジスト19を除去した部分は、窒化シリコン層 18と第1ポリシリコン層14と第1絶縁層12とがエ ッチング除去され、図14(a)に示す帯溝16がY方 向、すなわち列方向にできる。後述の通り、分離領域の 形成について2つの実施例を示す。 LOCOSおよびS TIである。STI実施例は、基板10内を約2800 Aの深さまでエッチングする。 隣接する帯溝16間の距 離Wは、使用する処理技術の最小リソグラフ要素サイズ とすれば良い。

【0035】 窒化シリコン層18をエッチング除去した 後、第1ポリシリコン層14と第1絶縁層12とをエッ 70とを注入する。ハロー370の注入角度は、ハロー 50 チング除去し、帯溝16を形成する。半導体基板10内 の帯溝16は、二酸化シリコン等の絶縁材料20aまた は20bで埋める。図14(b)に示すように、公知の LOCOS処理を用いて局所酸化物20aを形成する か、浅トレンチ処理(STI)を用いて二酸化シリコン 領域20bを形成する。フォトレジスト19が残存する 箇所では、二酸化シリコン層18と第1ポリシリコン層 14と第1絶縁層12との下の半導体基板10は、活性 領域を形成する。従って基板10には、帯状の活性領域 と分離領域とが交互にできる。分離領域は、LOCOS 20aまたは浅トレンチ20bである。 図14(b) は、LOCOS20aと浅トレンチ20bとを示すが、 どちらか一方のみを形成する。好適実施例は、浅トレン チ20bを形成する。浅トレンチ20bが好適である理 由は、第1ポリシリコン層14と面一に形成できるため である。この構造によって自己整合フローティングゲー トを実現できる。

【0036】この構造は、非自己整合法が形成する構造 より小型である。 図14(b) に示す構造を非自己整合 法により形成することは、従来から知られている。これ を説明する。基板10に分離領域20を形成する。分離 20 領域20は、基板10に窒化シリコン層を堆積し、フォ トレジストを堆積し、窒化シリコンをパターニングして 基板10の選択部分を露出し、LOCOSまたはSTI を用いて基板10の露出部分を酸化する。次に窒化シリ コンを除去し、第1二酸化シリコン層12(ゲート酸化 膜を形成)を基板10に堆積する。ゲート酸化膜12上 に第1ポリシリコン層14を堆積する。第1ポリシリコ ン層14をパターニングし、選択部分を除去する。この ためポリシリコン層14は、分離領域20に対して自己 ク処理は、ポリシリコン層14の寸法が分離領域20に 対して整合許容値を持つことを要求する。

【0037】自己整合法または非自己整合法を用いて形 成した図14(b)の構造に対し、さらに以下の処理を 行う。

【0038】図15(a)は、本発明の次の処理を示す 上面図である。図14(a)の構造の全表面に、窒化シ リコン等のマスク層22を形成する。 窒化シリコン層2 2の上にフォトレジストを塗布して第2のマスク処理を 行い、X方向すなわち行方向に帯を区画したマスクを形 成する。隣接する帯間の距離とは、作成するデバイスに 応じて決定する。本実施例の構造は、距離2内に3個の 構成要素すなわち2個のゲートと1個のスペースを含 む。行方向の選択領域すなわち帯内のフォトレジストを 除去する。露出したマスク用窒化シリコン層22をエッ チングし、図15 (a)の構造を形成する。 各窒化シリ コン22の帯は、半導体基板10の活性領域および分離 領域と交差する。活性領域内の基板10上には、第1絶 縁層12とポリシリコン層14とがある。分離領域は、 浅トレンチ二酸化シリコン20である。隣接する窒化シ 50 12

リコン帯22間には、図15(b)の溝24がある。溝 24は、浅トレンチ20と交差し、第1ポリシリコン層 14の酸化領域と交差する。溝24の材料は、浅トレン チ20を形成する二酸化シリコンと同一材料である。 窒 化シリコン帯22の形成を説明する。

【0039】 窒化シリコン22は、 図14(a)の構造 にCVDを用いて約3000Å厚に堆積する。

【0040】窒化シリコン22を選択的にエッチングす る。このエッチングは、第1ポリシリコン層14と二酸 10 化シリコン領域20aまたは20bによって停止する。 露出した第1ポリシリコン層14を酸化して二酸化シリ コン24を形成する。

【0041】テトラエチルオルソシリケート(TEO S) の分解によって生成する二酸化シリコン等の絶縁材 料を堆積し、第2絶縁層26を図15(a)に示す構造 の全表面に形成する。図16(a)は、第2絶縁層26 を形成した構造の断面図である。TEOS層26は、C VDやコンフォーマル堆積等の従来技術を使って約20 00~2500 Å厚にする。

【0042】TEOS層26は、反応性イオンエッチン グ(RIE)等公知技術を使って異方性エッチングを行 い、窒化シリコン帯22を露出させる。この結果、図1 6 (b) に示すように、TEOSスペーサ26の帯と窒 化シリコン22の帯とが隣接する。TEOS26の異方 性エッチングは、エッチング停止の役割を果たす窒化シ リコン22と第1ポリシリコン層14とが露出するまで 続ける。

【0043】エッチング液を交換し、第1ポリシリコン 層14を異方性エッチングする。これはエッチング停止 整合せず、第2マスク処理が必要になる。この追加マス 30 の役割を果たす第1二酸化シリコン層12が露出するま で行う。

> 【0044】構造の全表面に対して適切なイオンを注入 する。イオンが第1二酸化シリコン層12に進入するの に十分なエネルギを持っている箇所で、基板10内に第 1領域30を形成する。その他箇所におけるイオンは、 TEOS26,分離領域20aまたは20b、窒化シリ コン22に吸収され、何の影響も及ぼさない。この結 果、図17(a)の構造が得られる。

> 【0045】図17(a)の構造全体を酸化することに より、第1ポリシリコン層14の露出領域を酸化し、約 300A厚の二酸化シリコン層32を形成する。 そして 構造全体に二酸化シリコン絶縁層を堆積する。なお二酸 化シリコン層32の一部は、TEOS26および二酸化 シリコン24から形成される。 図示の層32は、理解を 助けるために示した。

> 【0046】第1二酸化シリコン絶縁層12の異方性エ ッチングを、エッチング停止の役割を果たす基板10ま で行う。二酸化シリコン層12の異方性エッチングは、 層32の一部も除去する。第2ポリシリコン堆積処理 (約3000Å)を行い、隣接するTEOSスペーサ2

6間のプラグまたはホールを埋める。局所選択法により 窒化シリコン22からポリシリコンを除去する。この時 の好適方法は、化学機械研磨 (CMP) である。第2ポ リシリコン34は、基板10内の第1領域30に対する オーミックコンタクトを形成する。第2ポリシリコン3 4をドーピングすることにより、第1領域30を形成す る不純物の補助用あるいは代替用の拡散ソースとして使 用しても良い。 ポリシリコン34は、 タングステン、 ケ イ化タングステン等の適切な導体でも良い。図17

(b) は、このようにして形成した構造を示す。この構 10 造を酸化し、第2ポリシリコンプラグ34上に二酸化シ リコン層36を薄く形成する。

【0047】 窒化シリコン22をエッチングし、エッチ ング停止層としての第1ポリシリコン層14を露出させ る。次に第1ポリシリコン層14を異方性エッチング し、エッチング停止層としての第1二酸化シリコン層1 2を露出させる。この処理期間中、第2ポリシリコン3 4上のキャップ36は、第2ポリシリコン34のエッチ ングを阻止する。この結果、図18(a)の構造が得ら れる。

【0048】構造全体に約160~170Åの薄い二酸 化シリコン層38を、熱酸化および堆積の組み合わせに よって形成し、図18(b)の構造を得る。

【0049】構造全体に第3ポリシリコン層40を約2 000Åの厚さに堆積する。この結果を図19(a)に 示す。 第3ポリシリコン層40は、 LPCVDによって 堆積できる。

【0050】第3ポリシリコン層40を異方性エッチン グし、複数のスペーサ40を形成する。スペーサ40 は、行方向すなわちX方向に延び、プラグ34に平行で 30 を逸脱せずに変更が可能である。 ある。第3ポリシリコン層40をエッチングし、プラグ 34上の二酸化シリコン38を露出させる。この結果、 図19 (b) に示すように、 プラグ34の両側にポリシ リコンスペーサ40が互いに切り離される。

【0051】第3ポリシリコンスペーサ40を酸化する ことにより、その露出部分全体に二酸化シリコン層42 を形成する。この時点であるいはこの酸化処理の前にイ オン注入を行い、第2領域170を形成する。隣接する ポリシリコンスペーサ40間の二酸化シリコン38を異 方性エッチングし、エッチング停止部としての基板10 40 を露出させる。誘電体48を堆積する。誘電体48に従 来のコンタクト44を形成する。コンタクト44は、第 2領域170と金属製共通ビットライン46とを接続す る。誘電体48は、層42と同一の二酸化シリコンでも 良い。この結果、図20の構造が得られる。

【0052】図21は、結果的に得られる構造を示す上 面図である。この図は、ビットライン46と第2領域1 70との相互接続を示す。制御ライン40は、X方向す なわち行方向に延び、ソースライン34は基板10内の 第1領域30に接続する。ソースライン34(当業者に 50 を示す図(その1)である。

14

明らかなように、「ソース」は「ドレイン」に読み替え 可能である)は、行方向全長に渡り基板10と接触す る。すなわちソースライン34は、基板10の活性領域 および分離領域の両方に接触する。ただし、ソースライ ン34は、基板10内の第1領域30のみと電気的に接 続する。このソースライン34が接続する各第1領域3 0は、隣接する2個のメモリセルに接続し共有される。 同様に、ビットライン46が接続する各第2領域170 は、隣接するメモリセルによって共有される。

【0053】この結果、複数の分割ゲート型不揮発性メ モリセルが形成される。各メモリセルは、フローティン グゲート14と、制御ゲート40と、ソースライン34 と、ビットライン46とを有する。制御ゲート40は、 スペーサであり、行方向に延び、同一行の他のメモリセ ルの制御ゲートと接続する。ソースライン34は、行方 向に延び、同一行方向のメモリセルの第1端子30のペ アを接続する。ビットライン44は、Y方向すなわち列 方向に延び、同一列方向のメモリセルの第2端子170 のペアを接続する。これら制御ゲート、フローティング 20 ゲート、ソースライン、ビットラインの形成は、すべて 自己整合する。この不揮発性メモリセルは、分割ゲート 型であり、ゲートトンネリングを制御するためのフロー ティングゲートを有する。この詳細は、米国特許第5, 572,054号が開示する。この開示は参照によって ここに組み込むことにより、前記不揮発性メモリセルお よび該セルからなるメモリアレイの動作の説明に代え

【0054】好適実施例に基づき本発明を説明したが、 当業者には明らかなように、本発明は、特許請求の範囲

## [0055]

【発明の効果】以上述べたように、本発明によれば、自 己整合技術を用い、フローティングゲートメモリセルの 半導体メモリアレイを製造する方法を提供できる。

【0056】本発明によれば、自己整合技術を用いて製 造可能な、フローティングゲートメモリセルの半導体メ モリアレイを提供できる。

【0057】本発明によれば、自己整合技術を用いて製 造可能な、不揮発性ランダムアクセスメモリセルを提供 できる。

【0058】本発明によれば、自己整合技術を用いて製 造可能な、不揮発性メモリセル等のアレイを有する半導 体装置を提供できる。

#### 【図面の簡単な説明】

以下の図面を参照しながら本発明を詳細に説明する。図 中の同一参照番号は、同一要素を表す。

【図1】本発明に基づく自己整合NVRAMセルとポリ シリコンスペーサワードラインを示す機略図である。

【図2】本発明に基づく自己整合NVRAMの製造方法

(9)

【図3】本発明に基づく自己整合NVRAMの製造方法 を示す図(その2)である。

【図4】本発明に基づく自己整合NVRAMの製造方法 を示す図(その3)である。

【図5】本発明に基づく自己整合NVRAMの製造方法 を示す図(その4)である。

【図6】本発明に基づく自己整合NVRAMの製造方法 を示す図(その5)である。

【図7】本発明に基づく自己整合NVRAMの製造方法 を示す図(その6)である。

【図8】本発明に基づく自己整合NVRAMの製造方法 を示す図(その7)である。

【図9】本発明に基づく自己整合NVRAMの製造方法 を示す図(その8)である。

【図10】 本発明に基づくNVRAMセル製造方法の1 つを示すフローチャートである。

【図11】(a)は方形スペーサを形成するためのポリ シリコン/酸化物積み重ねを示す概略図である。(b) は平坦表面上において前記酸化物をエッチング除去し、 **側壁に酸化物スペーサを形成したところを示す概略図で 20 22 マスク用窒化シリコン帯** ある。(c)は角部のポリシリコンをエッチング除去す ることにより方形にした酸化物スペーサを示す概略図で ある。

【図12】ハローを有する単一ウエル3重自己整合メモ リセルを示す概略図である。

【図13】 (a) は本発明の一実施例方法の第1段階に おいて、分離領域を形成するための半導体基板を示す上 面図である。(b)は(a)の2-2線に沿った断面図

【図14】(a)は図13の次の段階で形成した分離領 30 域を示す上面図である。(b)は(a)の2-2線に沿 った断面図で、半導体基板に形成した2タイプ、すなわ ちLOCOSタイプと浅トレンチタイプの分離領域を示

【図15】(a)は図14の分離領域形成の次の段階を 示す上面図である。(b)は(a)の4-4線に沿った 断面図である。(c)は(a)の3-3線に沿った断面 図である。

【図16】(a)は分割ゲート型フローティングゲート メモリセルからなる不揮発性メモリアレイ形成におい て、図15の次の段階を示す4-4線に沿った断面図で ある。(b)は(a)の次の段階を示す4-4線に沿っ た断面図である。

【図17】(a)は図16の次の段階を示す4-4線に 沿った断面図である。(b)は(a)の次の段階を示す 4-4線に沿った断面図である。

【図18】(a)は図17の次の段階を示す4-4線に 沿った断面図である。(b)は(a)の次の段階を示す 4-4線に沿った断面図である。

【図19】(a)は図18の次の段階を示す4-4線に 50 70 酸化物層

沿った断面図である。(b)は(a)のの次の段階を示 す4-4線に沿った断面図である。

16

【図20】分割ゲート型フローティングゲートメモリセ ルからなる不揮発性メモリアレイ形成において、 図19 の次の段階を示す4-4線に沿った断面図である。

【図21】分割ゲート型フローティングゲートメモリセ ルからなる不揮発性メモリアレイ形成において、活性領 域における行ライン、ビットライン、端子の相互接続を 示す上面図である。

#### 10 【符号の説明】

- 10 半導体基板
- 12 第1絶縁層(二酸化シリコン)
- 14 第1ポリシリコン層、フローティングゲート
- 16 分離領域帯溝
- 18 窒化シリコン層
- 19 フォトレジスト
- 20 分離領域、浅トレンチ二酸化シリコン
- 20a 絶縁材料、局所酸化物、LOCOS
- 20b 絶縁材料、二酸化シリコン領域、浅トレンチ
- - 24 溝、二酸化シリコン
  - 26 第2絶縁層(二酸化シリコン)、TEOSスペー サ
  - 30 第1領域、第1端子
  - 32 絶縁体、二酸化シリコン層
  - 34 第2ポリシリコンプラグ、ソースライン
  - 36 二酸化シリコン層、キャップ
  - 38 二酸化シリコン層
  - 40 第3ポリシリコン層 (スペーサ)、制御ライン
- (ゲート)
- 42 二酸化シリコン層
- 44 コンタクト
- 46 金属製共通ビットライン
- 48 誘電体
- 50 シリコン基板
- 51 第1ポリシリコンフローティングゲート
- 52 鋭い先端
- 53 自己整合ポリシリコンソースラインコンタクトプ ラグ
- 40 53a ポリシリコン層
  - 54 第2ポリシリコンフローティングゲート
  - 55 絶縁スペーサ
  - 56 ポリシリコンスペースワードライン
  - **58 誘電材料**
  - 60 ソース領域
  - 62、63 ビットラインとなるドレイン領域
  - 64 酸化物層
  - 66 ポリシリコン層
  - 68 窒化物層

		17	1	8
72	溝		340 平坦上面	
74	TEOS層		350 スペーサ	

76 絶縁スペーサ

78 酸化物層

80 ポリシリコン層

170 第2領域、第2端子

330 スペーサ形成用ポリシリコン膜

331 心棒

332 酸化膜

360 フローティングゲート

361 フローティングゲートウエル

362 ポリシリコン


363 ソース領域

365 ビットラインとなるドレイン接合


366 ワードラインスペーサ

370 ビットラインハロー


# 【図1】



【図2】




【図3】




... <del>-/</del> .


【図5】





【図6】




【図7】













【図8】












【図21】





【図9】




# 【図11】









# 【図16】







**(b)** 




【図10】





【図15】




# 【図17】













【図18】



【図19】







# フロントページの続き

(72)発明者 ジェフリー ビー. ジョンソン アメリカ合衆国 05452 ヴァーモント州 エセックス ジャンクション ジュニパ ー リッジ ロード 15

(72)発明者 チャン エイチ. ラムアメリカ合衆国 05495 ヴァーモント州ウィリストン アスター レイン 61

(72)発明者 デイナ リー

アメリカ合衆国 95051 カリフォルニア 州 サンタクララ エリオット ストリー ト 2652

(72)発明者 デイル ダブリュー. マーティン アメリカ合衆国 05655 ヴァーモント州 ハイド パーク フィフティーン ウエ スト 564ティー.

(72)発明者 ジェド エイチ. ランキン アメリカ合衆国 05401 ヴァーモント州 バーリントン アパートメント スィー 8 リヴァーサイド アヴェニュー 220